Новая mesh-архитектура Intel: суперскоростная магистраль для центров обработки данных

Автор: Ахилеш Кумар (Akhilesh Kumar), архитектор процессора Skylake-SP

В преддверие запуска платформы Intel® Xeon® Scalable, самой заметной новинки десятилетия в линейке платформ для центров обработки данных, разработчик процессоров Ахилеш Кумар поделился своим видением будущего Intel в области развития технологических решений для дата-центров на базе mesh-архитектуры.

При построении архитектуры центров обработки данных основное внимание уделяется повышению эффективности и получению максимальной отдачи от капитальных вложений с учётом имеющихся ограничений в области энергопотребления. Процессоры играют фундаментальную роль в оптимизации дата центров, поэтому правильный выбор процессорной архитектуры оказывает огромное влияние на показатели эффективности и масштабируемости используемых решений. Достижение идеального баланса при разработке архитектуры требует глубоких знаний, творческого подхода и инновационных технологий, на накопление которых уходит существенное время.

Широкая линейка продуктов Intel опирается на десятилетия целенаправленного совершенствования процессоров и платформ, создаваемых специально для центров обработки данных. Поколение за поколением, Intel непрерывно совершенствует ключевые элементы вычислительной архитектуры, стремясь добиться более высокой производительности выпускаемых процессоров. Но это ещё далеко не всё. Не менее важно заниматься вопросами взаимодействия ядер внутри процессора, масштабируемостью выбранных решений, тонкой настройкой иерархии памяти и элементами системы ввода/вывода. Только так можно добиться комплексной эффективности и масштабируемости процессоров, сетей и систем хранения данных – ключевых компонентов архитектуры дата-центров.

Болезни роста: сложности масштабирования

На первый взгляд, задача не выглядит слишком сложной. При создании мощного многоядерного процессора для дата-центров нужно лишь поместить внутрь него дополнительные ядра и объединить их между собой. Но в реальной жизни интеграция ядер центрального процессора, иерархии памяти и подсистем ввода/вывода связана с множеством сложностей и требует тщательного подхода к разработке архитектуры. Связи между ядрами похожи на современные автомагистрали, где нужно внимательно подходить к расчёту количества полос и построению развязок, чтобы люди и грузы быстро попадали к месту назначения, а не тратили своё драгоценное время на стояние в пробках.

Увеличение количества ядер, а также расширение пропускной способности памяти и подсистемы ввода/вывода для каждого процессора необходимы для продуктивной работы центров обработки данных. Однако эти процессы связаны с решением множества технологических задач, которые требуют нетрадиционных подходов к разработке архитектуры. К числу основных задач можно отнести следующие:

  • Увеличение пропускной способности шин обмена данными между ядрами, кэшем процессора, контроллером памяти и подсистемой ввода/вывода. Если выбранная система передачи данных не успевает наращивать свою пропускную способность вслед за увеличением производительности процессора, она становится «бутылочным горлышком» всей системы, заставляя другие компоненты простаивать, как машины на дорогах в час пик.
  • Снижение задержек, возникающих при получении данных из кэша процессора и оперативной памяти, а также от других ядер. Задержка сигнала зависит от расстояния между отдельными компонентами микропроцессора, маршрутизации запросов и ответов, а также от скорости работы шины обмена данными. В качестве аналога можно использовать время, затрачиваемое людьми по дороге на работу, которое может существенно отличаться в зависимости от размера города, количества альтернативных маршрутов и действующих скоростных ограничений на автомагистралях.
  • Создание энергетически эффективных технологий передачи данных между ядрами, кэшем процессора и оперативной памятью. Чем большие расстояния приходится преодолевать сигналу и чем шире пропускная способность шин обмена данными, тем большее количество энергии требуется на данный процесс, что становится особенно заметным при увеличении количества ядер. Возвращаясь к нашей аналогии с дорожным движением, расширение границ городов и увеличение расстояний, преодолеваемых по пути на работу, приводит к росту временных и энергетических затрат людей, оставляя им меньше ресурсов на продуктивную деятельность.

Решая вышеописанные задачи, Intel активно развивает инновационные архитектурные решения, оставаясь всегда на шаг впереди. Мы создаём более мощные и эффективные процессоры для существующих и перспективных вычислительных задач, в том числе для технологий искусственного интеллекта и глубокого обучения.

Создание процессоров для дата-центров будущего

Intel использует весь свой накопленный опыт и портфель инновационных технологий для разработки новой архитектуры процессоров Intel® Xeon® Scalable, которые совсем скоро станут основой для нового поколения масштабируемых центров обработки данных. В рамках этой новой архитектуры используются инновационные подходы к построению взаимодействия компонентов внутри чипа, что оказывает положительное влияние на эффективность работы и масштабируемость многоядерных процессоров.

Процессоры Intel® Xeon® Scalable построены на базе инновационной топологии «mesh» (решётка), которая обеспечивает низкий уровень задержки сигнала на фоне увеличения пропускной способности шины обмена данными между ядрами, оперативной памятью и контроллерами ввода/вывода. На Рисунке 1 изображена структура топологии «mesh», в рамках которой ядра, кэш, контроллеры памяти и контроллеры ввода/вывода упорядочены в строки и столбцы, между которыми находятся проводники и переключатели, позволяющие данным перемещаться по требуемым маршрутам в рамках решётки. В отличие от традиционной кольцевой архитектуры, подобный подход обеспечивает увеличение количества маршрутов для передачи сигнала на фоне сокращения преодолеваемых расстояний. Таким образом, удаётся избавиться от проблемы «бутылочного горлышка» и обеспечить работу решётки с использованием более низких частот и напряжений, одновременно демонстрируя высокую пропускную способность и низкий уровень задержки сигнала. Всё это, в конечном итоге, позволяет добиться более высокой производительности и энергоэффективности готовых решений, точно так же, как правильно спроектированная дорожная сеть позволяет машинам двигаться с оптимальной скоростью и не простаивать в пробках.

Рисунок 1: Концепция mesh-архитектуры

Помимо более совершенной топологии обмена данными между компонентами, процессоры Intel® Xeon® Scalable получили модульную архитектуру с использованием масштабируемых ресурсов для доступа к кэшу, памяти, подсистеме ввода/вывода и соседним процессорам. Эти ресурсы могут динамически перераспределяться внутри процессора, позволяя минимизировать негативное влияние ограничений отдельных компонентов на общую производительность системы. Архитектура, построенная на принципе модульности и распределения имеющихся ресурсов, позволяет успешно масштабировать возможности процессора по мере добавления дополнительных ядер.

Масштабируемая структура обмена данными внутри процессора с низким уровнем задержки сигнала имеет огромное значение с точки зрения совместного использования кэша верхнего уровня. Этот вместительный сегмент кэша особенно важен для решения сложных многопоточных серверных задач, таких, как обслуживание баз данных, моделирование физических процессов, обслуживание сетевых приложений с высокой пропускной способностью и поддержка одновременной работы множества виртуальных машин. Практически незаметная разница в скорости получения данных из разных сегментов кэша позволяет программному обеспечению работать с этой распределённой системой, как с единым большим кэшем верхнего уровня. Подобный подход избавляет разработчиков приложений от необходимости учитывать отличия в задержке сигнала при обращении к различным сегментам кэша. Таким образом, им не потребуется оптимизировать и перекомпилировать свой код, чтобы добиться существенного прироста производительности приложений. Практически одинаковый уровень задержки сигнала также обеспечивается и при работе с памятью и подсистемой ввода/вывода. Таким образом, разработчики многопоточных и распределённых приложений, обращающихся одновременно к нескольким ядрам процессора и данным от сторонних устройств ввода/вывода, смогут избавиться от необходимости тщательно планировать движение параллельных потоков внутри процессора для достижения оптимальной производительности. В конечном итоге подобные приложения смогут использовать все преимущества от большего количества ядер процессора, демонстрируя хорошие показатели масштабируемости.

Заключение

Новая архитектура взаимодействия процессорных элементов на базе топологии «mesh» представляет собой мощную основу для интеграции различных компонентов (ядер, кэша, памяти и подсистем ввода/вывода) в составе процессоров Intel® Xeon® Scalable. Эта инновационная архитектура позволяет добиться существенного прироста производительности и эффективности для самого широкого спектра сценариев использования. Кроме того, она формирует основу для дальнейшего непрерывного развития технологий Intel и всей общемировой экосистемы, открывая дорогу для появления новых решений, способных демонстрировать высочайший уровень вычислительной мощности и эффективности в соответствии с запросами операторам центров обработки данных.

О корпорации Intel

Intel (NASDAQ: INTC) раздвигает границы технологий, чтобы сделать возможными самые удивительные впечатления. Более подробная информация об Intel и о результатах работы более 100 тысяч сотрудников компании представлена на сайтах newsroom.intel.ru и www.intel.com.

Intel и логотип Intel являются торговыми марками корпорации Intel в США и в других странах.

*Прочие наименования и торговые марки могут быть собственностью соответствующих владельцев.